Bosh sahifa > Yangiliklar > Kontent

Domenni siqishning ayrim tajribalari

Jan 15, 2018

1. umumiy vaziyat orqali fazoni oqilona taqsimlash

AX5318 - to'rtta operatsiya, jumladan, ildiz saqlash amaliyoti, toshqin displey, avtomatik o'chirish, 1.5V akkumulyatordan foydalanishi va to'g'ridan-to'g'ri LCD-displeyni boshqarishi mumkin bo'lgan CMOS hisob-chipidir. Xaridor AX5315 original mahsulotiga asoslangan holda siqilgan bo'lishi kerak, chunki AX5315 3V kuchlanishni ishlatadi, shuning uchun original AX5315 da kuchlanish kattaroq kuchini oshirish kerak. Asl AX5315 tartib-tahliliga asoslangan holda, o'ng tomondagi yuqori burchakdagi xaritadagi original manzilning tasodifiy mantiqiy blok diagrammasi bor, lekin kirish va chiqish signallari xaritaning yuqori chap qismida, va domen hajmi Bu tasodifiy mantiqiy blok A uchun, shakl va kuchlanish kattaroq kuchini oshirish uchun juda o'xshash; Shu bilan birga ulanishning yo'nalishi bo'yicha dastlabki xarita ulanishning yo'nalishi bo'yicha yanada murakkab va aniqroqdir, shuning uchun 1-rasmning rejasi sifatida qabul qilinishi mumkin, original tasodifiy blok mantiqi A o'xshash shaklga ega ikki barobarlik maydon; va tasodifiy mantiq bloki A formatini qayta ishlash jarayonini ingichka chiziqqa, siqilgan ishni bekor qilish uchun hududga o'tkazing. Bu asl grafigini yanada oqilona ravishda bog'laydi va u joydan samarali foydalanadi. Ushbu sxemaga muvofiq, laynerning maydoni 12,1 foizga qisqartiriladi, maqsad esa dastlabki talabning 8 foizini tashkil etadi.

1.png

2. avval elektr tarmog'ini va topraklama simini toping va keyin siq

Umuman olganda, tartibni siqish ishi bir necha kishilar tomonidan amalga oshiriladi. Tartib rejasini aniqlagandan so'ng, butun tartib bir necha qismga bo'linadi va yakuniy qism birlashtiriladi. Quvvat liniyasi va tuproq simlari oldindan topilmasa, barcha ulanishlar bir xil tarzda ishlanadi va chip ishlashi ta'sir qiladi. Birinchidan, elektr quvvati liniyasi va tuproq simi orqali oqadigan oqim katta bo'lgani uchun, umumiy signal chizig'idan ko'ra qattiqroq chizilgan bo'lishi kerak. Ikkinchidan, umumiy signal liniyasi POLY tomonidan ulanishi mumkin, kuch liniyasi va tuproq simlari faqat metall bilan ulanishi mumkin va POLI ulanishga ruxsat berilmaydi. O'zgarishlarni xulosaga keltirsangiz, kamroq joyni ishlatish juda qiyin. Shuning uchun, siqilishdan oldin birinchi navbatda elektr liniyasini va tuproq liniyasini tasdiqlashimiz kerak va undan ko'p detours olishimiz kerak va natijaning yarmi bilan ikki marta natijaga erishishimiz mumkin.


3. DRC inspektsion qoidalari diqqat bilan yozilishi kerak

DRC qoida - tartib-ma'lumotlarning joylashishini jarayonning talablariga mos kelishini tekshirish uchun ishlatiladigan qoida. DRC qoidalarini yozish uchun nafaqat texnologik talablarni qondirish, balki chizish jarayonida yuz berishi mumkin bo'lgan xatolarni hisobga olish ham kiradi. Yaxshi DRC qoidasi nashriyot xaritasi dizaynidagi barcha yashirin xatlarni tekshirishi va tartibni ishonchli va ishonchli bajarishi mumkin. DRC qoidalariga rioya qilish kerak.


1) DRC qoidalar faylida, ayniqsa, turli xil vositalar uchun har bir komandaning aniq ma'nosini aniqlang, bir xil buyruq tartibi boshqacha bo'lishi mumkin va bu raqam ham boshqacha bo'lishi mumkin. Masalan, DRACULAR da, EXTda POLY qatlamlari orasidagi masofani tekshirishimiz kerak. Biz faqat Formula 1 kabi bir EXT buyrug'iga muhtojmiz, DIVAda biz SEP va NOTCH ikkita amrga muhtojmiz, xuddi shunday maqsadga erishish uchun (2).

2.png

Shakl 2da ko'rsatilgandek intervallarni tekshirish uchun SEP ishlatiladi va 3-rasmda ko'rsatilgan masofani tekshirish uchun NOTCH ishlatiladi. 4-rasm uchun turli grafik qatlamlar orasidagi masofani tekshirish mumkin (masalan, POLY va METAL) yagona SEP buyrug'i bilan. Agar siz har bir buyruqning to'g'ri ishlatilishini tushunmasangiz, xatolikni tuzatish va xatoning xato oqibatlariga olib kelishi mumkin. DRACULAR va DIVA ning ikkita vositasi bilan solishtirilganda, DRAKULA buyrug'i keng buyruqlar qatoriga ega va buyruqlar soddalashtirilgan va universaldir. DRC qoidalarini yozish uchun afzal qilingan vosita sifatida foydalanish tavsiya etiladi.

3.png

4.png

2) jarayonning talablariga javob beradigan qoidalar diqqat bilan yozilishi kerak va dizayndagi joylashish oson bo'lgan xatoliklar (masalan, DIVA shaklida) e'tiborga olinishi kerak.

5.png


Bir so'z bilan aytganda, yaxshi DRC faylini yozish oson emas. Bu jarayon va tajriba to'plash bilan juda tanish bo'lishi kerak.


4. LVL imtihoni

Rejimning siqilishi kuchlanishni ikki marta oshiradi, shuning uchun AX5315 modelini LVL bilan tekshirib bo'lmaydi. Shu bilan birga, chip ROM maydonini o'z ichiga olganligi sababli, sxemalarni chizish va LVS inspektsiyasini bajarish mumkin emas, shuning uchun AX5318ning tekshirish muammosi yanada murakkabroq. Turli usullarni muntazam ravishda muhokama qilgandan so'ng, oxir-oqibat ushbu usuldan foydalanib, birinchi navbatda, LVS tekshiruvi uchun kuchlanishni kuchaytiruvchi elektron reja tuzish; AX5315 domenida hech qanday ma'lumot topilmadi va keyin AX5315 dagi to'g'ri joyga ulangan kirish va chiqish voltajini ikki marta aylanish devorini va yangi ulanish qatlami va ulanish teshiklarini aniqlang. Bu LVL tekshirish uchun mos yozuvlar tartibini beradi. Asl AX5315 tartibi to'g'ri bo'lgani uchun va kuchlanish takrorlash devori LVS tekshiruvi to'g'ri bo'lgani uchun, agar xato faqat bir nechta voltaj devresinde mumkin bo'lsa, chiziqdagi chiqish porti, xato darajasi sezilarli darajada kamayadi; Shu bilan birga, turli xil dizaynerlar turli xil ma'lumotlarga ega bo'lishlari mumkin. Ushbu turdagi tekshiruv g'oyasini konkret realizatsiya qilish usuli quyidagicha:


Yangi qavatni belgilang:

LVL-CUT

LVL inspektsiyasi uchun ishlatiladigan chiqib ketish qatlami zarur bo'lmagan ma'lumotlarni yo'qotish uchun ishlatilgan

LVL -ROUT

LVL inspektsiyasi uchun ishlatiladigan aloqa qatlami interfeysli ulanish uchun ishlatiladi

LVL-CON

LVL LVL-ROUT qatlami va AX5315 ma'lumotlari orasidagi bog'lanish uchun por qatlamini tekshiradi va LVL qoidalar faylida ulanishning uchta qatlamini (DRACULAR formatini) aniqlaydi:

6.png

7.png

LVL-CON liniyasi orqali LVL-ROUT va METAL, POLY, NDIFF, PDIFF qatlami 5-rasmda ko'rsatilgandek tartibda aks ettiriladi

8.png