Bosh sahifa > Yangiliklar > Kontent

Zeni EDA Programma Ta'minoti uchun platformaga asoslangan IC Layout Design

Dec 22, 2017

1. IC layout dizayni tayyorlash

O'chirish printsipi diagrammasi dizayni komplektli elektron layner dizayni, platformaga asoslangan EDA asboblar tizimining IC layout dizaynini ishlab chiqishda, ishlab chiqaruvchida o'rnatilgan tartibni loyihalash qoidalarini aks ettiradigan texnologiyaga tayangan bo'lishi kerak. quyidagi ishlarni bajarish kerak:

①O'tishni tartibga solish moduli va tartibni tekshirish moduli yordamida 9 kunlik EDA tizimida ishlash. 1-rasm ZeniLE muhiti tagidagi layner dizayni jarayonining asosiy jarayonini ko'rsatadi. ZeniVERI uchun tartibni aniqlash jarayoni shakl 2da ko'rsatilgan.

②Dizayn dizayni qoidalarini o'qing va tushuning. Qabul qilinadigan talablarni ishlab chiqarishda geometriyaning elektrotexnik xususiyatlari uchun dizayn qoidalariga erishish mumkin va bu qoidalar dizaynerlar va texnologiya muhandislari o'rtasida bir-biriga aloqa vositalarini, dizaynni standartlashtirishni ishlab chiqish uchun dizayn qoidalarini cheklash va bu qoidalarni eng yaxshi tarzda ishlatish minimal layout maydonini iloji boricha elektron tizimning ishonchliligini ta'minlashi kerak.

③ Tasdiqlash buyrug'i fayli (buyruqlar fayli) mo'ljallangan. Tartibni aniqlash uchun to'rtta fayl (DRC, ERC, NIMA va LVS) qo'llab-quvvatlanadi va to'qqiz kunlik EDA tizimi buyruq faylining Dracula formasini qo'llab-quvvatlaydi.

④ Agar tartibni loyihalashtirish uchun yarim maxsus standart bir birlik ishlatilsa, uni qo'llab-quvvatlash uchun asosiy elektron birliklarining tartibli balandligi bilan tartibli kutubxona zarur. Ushbu birliklar turli xil eshik davrlarini yoki flip floplar, to'liq terib, registrlar va boshqa funktsional davralar bo'lishi mumkin. Grafikalar kutubxonasini dastlabki uchta tayyorgarlik asosida tashkil etishimiz mumkin. Yarim xususiylashtirish usuli dizayni soddalashtirishi va dizayni aylanishini qisqartirishi mumkin.

1.png

IC layoutining layout dizayni

Bugungi kunda, to'qqiz kun EDA tizimi avtomatik ravishda tartibni avtomatik ravishda yaratib bera olmaydi va ZeniLE ning tartibni tahrir qilish modulida qo'lda tartibni loyihalash zarur. Integral elektronlar tartibi tartibi layoutni, konfiguratsiyani va kabelni o'z ichiga oladi. Umuman olganda, tartib muvofiq bo'lishi kerak, birlik to'g'ri konfigüre qilingan va kablolar muvofiq bo'lishi kerak.

2.1. Tartib muvofiq bo'lishi kerak

Integral o'tkaziladigan elektron layner dizayni ratsionalligi chip funktsional talablarining ratsionalligi va pinout layout logic ICning turli tarmoq registrlari, katakchalar va nazorat qilish mantiqiy devorlari tomonidan tuzilganligi, chip ko'plab kichik hududlarga bo'linishi, tarkibiy qismlarning mantiqiy joylashuvi har bir maydon. Tartibni ratsionalligini o'rganish uchun bir necha mezon quyidagilardir:

①Evlangan qirg'ichning taqsimlanishi tegishli devordagi ishlatilganmi yoki mos keladimi; qobiq va qobiqning ochilgan chizig'ining tartibga solish talablariga muvofiq bo'ladimi.

② Maxsus talablarga ega bo'lgan jihoz (masalan, simetriya, yaqinlik yoki uzoqda) to'g'ri tartibga solingan. Misol uchun, CMOS devori tuzilishida N-N va N-n-nini N-n-ni saqlab qolishga harakat qilishimiz kerak.

③ Agar tartib kichik bo'lsa, paketning zichligini maksimal darajaga ko'tarish uchun barcha chiplar imkon qadar kvadrat bo'lishini xohlaymiz.

④O'simliklar taqsimoti oqilona bo'lishi kerak. Odatda isitish elementi chipning markaziga joylashtirilishi kerak.