Bosh sahifa > Yangiliklar > Kontent

Zeni EDA tizimining platformasi asosida yaratilgan to'liq dizayni

Jan 04, 2018

1. Asosiy tushunchalar

1.1 Tuman

Plitalar uch o'lchovli qatlamli strukturani ikki o'lchovli geometrik shaklga aylantirishning dizayn jarayonidir. Turli xil jarayonlar bosqichlariga mos keladigan turli tartibga ega bo'lgan o'zaro integratsiyalangan grafikalar to'plami va har bir qatlam turli naqshlar bilan ifodalanadi. Bu elektron hajmning tegishli jismoniy ma'lumotlarini, har bir qavatning topologiyasini va boshqa qurilmalarni o'z ichiga oladi. Dizayner zavodga etkazib beradigan oxirgi mahsulot.


1.2 Yaratilgan dizayn

Transistorlar, rezistorlar, kondansatörler va shu kabilarni o'z ichiga olgan har bir komponentni integratsiyalashgan elektron ishlab chiqarish uchun zarur bo'lgan tartib-ma'lumotga aylantiradi. Bu asosan grafik bo'linish, tartibni rejalashtirish, joylashtirish va kabellar va siqishni bosqichlarini o'z ichiga oladi. Dizayn dizayni integratsiyalashgan elektron ishlab chiqarish uchun zarur qadamdir. U nafaqat integratsiyalashgan devor funktsiyasi bilan bog'liq, balki ishlash, maydonning sarf-xarajati, quvvat sarfini va integrallashgan devredeki ishonchliligini ma'lum darajaga ham ta'sir qiladi. Dizayni dizayni - dizayndan tortib to ishlab chiqarishga mo'ljallangan integratsion elektronlar ko'prigi.


1.3 Integratsiyalashgan elektron rejasining amalga oshirilishi

Integral mikrosxemalashtirilgan dasturni to'liq moslashtirish (to'liq moslashtirilgan) dizayni va yarim xususiylashtirish (yarim-maxsus) dizaynga bo'linishi mumkin. Yarim maxsus dizayn eshik dizayni, eshik va dengiz dizayni, standart hujayra dizayni, blok dizayn va programlanabilir lojik qurilma dizayni o'z ichiga oladi. Barcha maxsus dizayn usuli har bir yarim o'tkazgich qurilmasining grafikalari va o'lchamlari yordamida tartibni loyihalashtiruvchi tomonidan barcha tartibni tuzish va marshrutgacha qadar ishlab chiqilgan inson-mashinalar o'zaro grafikasi tizimiga asoslangan. To'liq moslashtirilgan dizaynning xususiyatlari har bir komponent uchun elektron parametrlarini va joylashuv parametrlarini optimallashtirish va integratsiyani takomillashtirish va ishlab chiqarish xarajatlarini qisqartirishga yordam beradigan eng yaxshi ishlashi va eng kichik hajm hajmini olishdir. Dizayni avtomatlashtirishning doimiy rivojlanishi bilan to'liq xususiy dizayn

Bu raqam yil sayin kamayib bormoqda.



2. To'qqiz kunlik EDA tizimiga qisqacha kirish

Huada elektron kengayishining to'qqiz kunlik EDA tizimini qo'llash Xitoy tomonidan ishlab chiqilgan va xalqaro miqyosdagi EDA tizimi, millionlab eshiklarni qo'llab-quvvatlaydigan integrallangan elektron dizayni ko'lami bilan mos keladigan keng ko'lamli integratsiya elektron dizayn EDA vositalari bo'lib, umumiy xalqaro umumiy ma'lumotlar formati bo'lishi mumkin konvertatsiya qilish, Xitoyning Tinch okeani mintaqasi dizayn kompaniyasi va Xitoyning Janubi-sharqiy universitetida 20 dan ortiq kollej va universitetlarda qo'llanilgan, ayniqsa, yuqori tezlikli integratsiya elektronni loyihalash va Simulyatsiya qilishda rol o'ynaydi, bir nechta amaliy integratsiyalashgan elektron chipni . Bu asosan quyidagi bir necha qismlarni o'z ichiga oladi: ZeniSE (sxematik tahrirlovchi) printsipi diagrammasini tahrirlash vositasi, EDIF formati konvertatsiyasi, Uchinchi tomon uchun Spice embedded simulyatsiya yordami bo'lishi mumkin); ZeniPDT (jismoniy dizayn vositasi) tartibga muharriri; (ERC) geometrik dizayn qoidani tekshiruvida (DRC) foydalanish mumkin bo'lgan tartibni aniqlash vositasi (Jismoniy Tasvir Tasdiqlanishi ZeniVERI; Vositalari) muharriri (Jismoniy Tasarım Tasdiqlanishi ZeniVERI; Vositachi) millionlab eshik kattaligini qo'llab-quvvatlashi mumkin va ko'p oyna birlashtiruvchi tartibga solish funksiyasini ta'minlaydi. loyqa dizaynlashtirilgan va Netlist taqqoslashi (LVS), ZeniPDT kabi tartibga solish vositalari modeli bo'lib, ierarxik dizayn qoidani tekshirish va onlayn tartibga solish qobiliyatini dizayn jarayoniga ega va standart ma'lumotni yozish uchun 1-rasmda ko'rsatilgan interfeysni ta'minlaydi,

1.png


3. Dizayn misollari

CMOS raqamli o'chirish tizimining har qanday biri ba'zi bir asosiy mantiqiy birlikdan (NAND darvozasi emas, na eshik) iborat va hujayra tartibining asosiy tuzilishi transistorlar darajasida elektron dizaynga asoslangan. Dizayni tarkibida niqobning shakli, tranzistorning joylashishini, aloqa teshigining joylashishini va signal uzatish o'rnini qanday tashkil etish kerak. Quyidagilardan ma'lumot olish uchun D-tirigining namunasi uchun mo'ljallangan.


3.1. D-flip-flopning ishlash diagrammasi va ishlash printsipi

D tirgovichi, bu diagramma ZSE moduli orqali to'qqiz kun EDA tizimi asboblari yordamida qurilgan, asosiy ish printsipi: CLK = 0 signalining soat signalida birinchi to'siq CLB = 1, DATA asosiy reestrga TG4 o'tkazuvchanligi orqali TG1 o'tkazuvchanligi va registratsiyadan kelib chiqib, yopiq tsiklning shakllanishi orqali, TG1 o'tkazgichi orqali TG2 o'tkazuvchanligi va shaklidan kelib chiqadigan asosiy ro'yxatga olish birligi yarim signalli kirish eshigi uchun yopiq pastadir DATA signal uzatuvchi, bu ham TG3 tomonidan NAND eshigi orqali va inverter chiqishi Q ga yetib keldi. CLK 1dan 0gacha o'zgarganda D flip-flop kirish signalini kiritadi va original chiqishni qulflaydi davlat. Xotira bloki ba'zan o'rnatilishi kerak va kontaktdagi CLB uzatish topshiriqning 0 uchun tetik vazifasini bajaradi. CLB = 0 bo'lganda, ikkitadan chiqishi soatdan qat'i nazar, 0 yoki 1da 1 NAND eshikni yopishga majbur bo'ldi, Q ning chiqish terminali 0 ga o'rnatildi.


3.2 D-tirgichning pastki blokining tartibini loyihalash

D-tirgichi 2-rasmda ko'rsatilgan besh inverter, ikkita NAND eshigi, ikkita transmisyon eshigi va ikkita soatni boshqaruvchi inverteri. Tegishli mantiq eshik blokirovkasining rejasini tanlang va D-tirigini shakllantirish uchun ushbu modullardan foydalaning.

2.png


To'liq tayyorlangan IC layout dizayni uchun, uskuna tuzilishiga, jumladan, apparatlarni ishlab chiqarishga, EDA dasturiy ta'minotini ishlab chiqish va tartibga solish uchun hujjatlar va qoidalar fayllariga ehtiyoj bor. Ushbu D flip-flopning dizayn apparati SUN Ultra10 ish stantsiyasidir, dizayn dasturi to'qqiz kunlik EDA tizimi va 0.6um silikonli grid CMOS jarayoni qo'llaniladi.


CMOS inverter raqamli devredeki eng asosiy birlik bo'lib, u juftlikda qo'shimcha MOS tüplerinden tashkil topgan. Yuqorida ko'rsatilgan PMOS trubkasi (yuk trubasi) va quyidagi NMOS trubkasi (haydovchi trubkasi). İnverter devorining mantiqiy funktsiyalari "no", "no" va shunga o'xshash asosiy logik aylanishini kengaytirishi va keyin kombinatsion lojik davrlari va ketma-ketlikning mantiqiy davrlarini olishlari mumkin.


Bir elektron jadvalda har bir qurilmaning oxirgi nuqtalari orasidagi chiziq ikki qatorning oddiy kesishishi bilan ifodalanadi. Ammo, jismoniy tartibning o'ziga xos tuzilishi uchun turli interkontinalar qatlamlari o'rtasidagi jismoniy o'zaro bog'liqlik haqida tashvishlanishimiz kerak. Silikon CMOS jarayonida N turi va P tipidagi difüzyon zonasi bevosita ulanishi mumkin emas.

Shuning uchun, jismoniy tuzilish va jismoniy tuzilish orasidagi oddiy qochqinlarni bog'lash usuli bo'lishi kerak. Masalan, jismoniy tartibda kamida bitta aloqa va ikkita aloqa teshigi talab etiladi. Tel ko'pincha metall chiziqlar bilan qoplangan. Shakl 3 (a) da ko'rsatilgandek, chastota inverteri lokal ramz elektron tartibi olinadi. Xuddi shunday, biz MOS quvurining manbaini VDD kuchi bilan VSS ning metall sim va aloqa teshigidan oddiy ulanishga ulashimiz mumkin. Shakl 3 (b) da ko'rsatilgandek, quvvat liniyasi va er simlari odatda metall simni ishlatadi va panjara aloqasi oddiy polysilicon ipi orqali amalga oshirilishi mumkin. Shakl 3 (c) shakl 4 da ko'rsatilganidek, to'qqiz kunlik dizayni dizayni vositasi tomonidan olingan oxirgi ramz elektron shaklining teskari tomonini ko'rsatadi. Boshqa asosiy birliklarning tartibi bunga bog'liq.

3.png

4.png


3.3 D-flip-flopning dizayni

Birinchidan, DFF nomli kutubxona qurilgan va har bir birlik rejasi DFF kutubxonasida saqlanadi va kutubxonada DFF nomli yangi bo'lim o'rnatiladi. Subunitslar chaqiriladi va tegishli D-tirigining tartibi o'rnatiladi, keyin uni birliklar orasidagi aloqa o'rnatiladi. 1-qatlam asosan metall, metall 2 va polisilikon kabelda ishlatiladigan aloqa teshigi, 1-metallni va metalni 2-ga ulash uchun faol hududni va 1-metallni ulash uchun ishlatiladi, polietilin va polisilikon bilan to'g'ridan-to'g'ri bog'langan bir xil metall qatlam Layer dizayni qurib bo'lingandan so'ng, shakl 5da ko'rsatilgandek, D tetikli tartibini tekshirgandan so'ng, tartibni aniqlash vositasi ZeniVERI layout dizayni layout tekshiruvidan foydalaning.

5.jpg