Bosh sahifa > Yangiliklar > Kontent

Dracula tili

Jan 15, 2018

Dracula-dan foydalanishning birinchi bosqichi, tartib-qoidalar texnologiyasiga mos keladigan buyruq fayli (qoidalar fayli) yaratish va tuzilish jadvali jadvalini tuzish uchun Dracula buyrug'i faylidan ma'lumotlarni ajratish uchun muhim qadamdir. Derleme jarayonida, agar Dracula xato topsa, noto'g'ri turdagi so'raladi va buyruqlar fayli butunlay qabul qilinmaguncha ma'lumotlarga muvofiq disk raskadrovka qilinadi. Dracula layout aniqlash jarayoni shakl 2da ko'rsatilgan.

2.png

Dracula buyruq fayli tuzilishi quyidagi to'rt qismdan iborat (har bir blok "* blok nomi" bilan boshlanadi, "* END" bilan tugaydi va nuqta-vergul nomining xatti-harakatlari izohlanadi).

1) ta'riflar bloki: kirish va chiqish fayllarining yo'lini va nomini, topiladigan yuqori darajadagi hujayra nomini, SAPR layout tizimi nomini, grafik birligining o'lchov omili va ijro etuvchi rejimini o'z ichiga oladi.

3.png

IN DISKda GDS fayl nomini Streamdan tashqariga yozing va u joriy yo'lda ishlamasa yo'lni yozing.

DISK da = / home / cell - desig n / xx x. gds

2) kirish katmani blokirovkasi: joylashuvdagi GDS raqami buyruq faylidagi qavat raqamiga mos keladi (kompyuter faqat GDS darajali raqamini aniqlaydi va ma'lum qatlam nomiga aloqasi yo'q). kabi

4.png

Aks holda, LVS an'anaviy ravishda ishlamaydi. Buyruq fayllari jarayon bilan yaqindan integratsiya qilinishi kerak va turli jarayonlar uchun turli xil buyruq hujjatlari talab qilinadi.

3) operatsion blok: buyruqlar faylining asosiy qismi. Xaritadagi turli tarkibiy qismlarni va ulanishlarni aniqlash uchun tartibni ajratib olish, muayyan jarayon bilan birlashtiriladi. Qatlamlar orasidagi mantiqiy topologik aloqalarni va Va, Yoki, Yo'q, Ichida, Qoplash va boshqa buyruqlar yordamida biz tanishtiruvchi qatlam, qurilma ulanishi va qurilma elektrodlarini o'rnatamiz. Plastinani ajratish jarayoni konturni tekshirishning muhim vositasi bo'lib, u tartibni tartibga soluvchi ma'lumotlarga asoslanadi. Dracula asbob ishlash blokida, asl qatlamning kombinatsiyasining mantiqiy ishlashi, oldindan tuzilgan qatlam va kirish qatlami tarkibiy qismlarni va chiziqni tashkil qiluvchi tarmoq jadvalini aniqlash uchun ishlatiladi. Quyidagi misol sifatida Pwell - CMOS jarayoni.

5.jpg

6.png

Yuqoridagi buyruq yordamida tanib olish qatlami hosil bo'ladi va aloqa katmi belgilanadi.

; * * * CONN ECT ro'yxati * * * *;

7.png

Nihoyat, NMOS trubasi va PMOS naychasi tarkibiy qismlar tavsifi bilan aniqlanishi mumkin.

8.png

Blokni ishlab chiqarishda biz chip texnologiyasida va qurilma tuzilmasida aniqlanadi, fizikadagi asl nusxasi, har bir nashrni integrallashgan davrda turli xil asosiy elementlarga aylantirmaslik emas, va elektron prinsiplari diagrammasi ishlab chiqarish tarmog'ining ifodasini bir xil darajaga tranzistor, taqqoslash ob'ektiga aylanishi mumkin. Shuning uchun, kontaktlarning zanglashiga olish uchun ishlatiladigan barcha komponentlar operatsiya blokida tushuntirilishi kerak.


CMOS integratsiya davrlarida asosiy qurilmalar NMOS, PMOS, MOS kondansatkichlari, polisilikon rezistorlar, turli diffuzion rezistorlar va diodalardir. BiCMOS integratsiya davrlarida NPN va PNP ham mavjud. Masalan, eng oddiy MOOS naychasini olib polysilicon "N" yoki "P + diffuzion zonasi" sifatida ishlatilishi mumkin, bu NMOS yoki PMOS trubasi sifatida belgilanadi. Biroq, barcha qurilmalar bunday aniq tizimli xususiyatlarga ega emas, va ba'zi qurilmalar bir oz boshqacha ta'rifga ega. Quyida misol sifatida polisilon qarshiligining batafsil tahlillari keltirilgan. Chip dizaynida polysilicon metalldan tashqari aloqa sifatida ham ishlatilishi mumkin. Shuning uchun, polietilinni biriktiruvchi qatlamni belgilashimiz kerak. Aslida polisilikon aloqasi va polysilicon rezistorining jarayonni amalga oshirishda hech qanday farq yo'q. Jismoniy jihatdan hammasi bir xil. Turli funktsiyalarni bajarish uchun faqat polisilonning turli jismoniy xususiyatlarini ishlatadilar. Shu tarzda, polysilicon qarshilik to'g'ridan-to'g'ri tartibidan ekstrakte edilemez. Eritma sun'iy ravishda polysilicon qarshiligining joylashuvini joylashtirish uchun umumiy polisilikon chizig'idan farqli bo'lib, darajani qo'shib qo'yishdir. LVS fayli yozilsa, polisilikon qarshiligini polisilikon va qo'shimcha faza "va" yordamida olish mumkin. Polisilikon qarshilikni olish usuli turli difüzyon rezistansları, diodlar va triod kabi turli xil qurilmalar uchun ham amal qiladi.


Oddiy bo'lmagan CMOS va BiCMOS jarayonlari uchun elektronga ba'zi maxsus qurilmalar bo'ladi. Misol uchun, ko'plab yuqori voltli integratsiya elektron chiplarda LIPOS kabi yangi turdagi kuch qurilmasi paydo bo'ladi. Ushbu maxsus qurilmalarning tuzilishi juda murakkabdir, bu juda aniq va tushunarli ta'rifni ishlatish uchun juda murakkab va vaqt talab etadi va bu qurilmalar polilitik qarshilikni aniqlashga o'xshash usul bilan tushuntirilishi mumkin. Bunday qurilmalarning soni juda kichik bo'lgani uchun, uni qo'shimcha qatlam bilan ajratish mumkin. Qurilma batafsil ravishda aniqlanishi mumkin va qo'lda tekshirish bilan tekshirish maqsadiga erishish mumkin. LVS inspektsiyasi, asosan, ushbu qurilmalar va boshqa qurilmalar o'rtasidagi ulanishning to'g'riligini ta'minlash uchun ishlatiladi. Quyida LDMOS qurilmalariga yuqori voltli integratsiya elektron chipda batafsil kirish kiradi.

9.png

10.jpg

LDMOS yuqori voltli integrallash davrlarida yuqori voltli va past oqim maydonlarida keng ishlatiladigan transversali qisqa kanalli ko'p kanalli qurilma. Shakl 3 va 4-rasmda ko'rsatilgandek, o'tishning CMOS bilan solishtirganda, qarshilik kuchlanish qobiliyatini yaxshilash uchun manba maydoni va LDMOS qochqin maydonlari o'rtasida drift mintaqasi deb nomlangan yuqori qarshilik ko'rsatadi. Yuqori kuchlanishli qurilmalarning murakkab tuzilishi, asosan, jarayonning murakkabligini anglatadi. Ammo, ekstraktsiya nuqtai nazaridan, Drakula tili tartibni topologiyasini talab qiladi va operatsiya bu jarayondan ajralib turishi mumkin. Shuning uchun, LVS buyruq fayli kompilyatsiya qilish jarayonida faqat LDMOS ning grafik tuzilishini ishlashimiz kerak. Drakula tilidan tarkibiy qismlarni aniqlash va nettingni tarmoq bilan birlashtiramiz. LDMOS trubkasi quyidagi dastur bilan chiqariladi.

11.png

4) chizilgan blok (ixtiyoriy): chiqish faylini plotter kabi qurilmaga yuboring. Buyruqlar fayli to'g'ridan-to'g'ri balandlik, noto'g'ri ma'lumotlar, xatolarning to'g'riligini tekshirish bilan bog'liq bo'lib, barcha muvaffaqiyatga erishish birinchi muvaffaqiyatli stavka va vaqtni bozorga ta'sir qiladi.