Bosh sahifa > Yangiliklar > Kontent

CMOS Analog Integrated Circuit Layout Design uchun qurilma mos usul

Jan 17, 2018

Noaniqliklar va tasodifiy xatoliklar yoki gradient xatolar tufayli, nazariy jihatdan bir xil bo'lgan va aslida deviant bo'lgan ba'zi quvurlar integral elektron ishlov berish jarayonida ishlab chiqariladi. Ushbu o'zgarish qurilmaga mos kelmas deb ataladi. Analog kontaktlarning zanglashiga olib kelish xususiyatlari, mos kelmaydigan xususiyatlardan katta ta'sir ko'rsatadi. Analog kontaktlarning aniq ta'rifi analog simlar loyihalash uchun katta ahamiyatga ega. Yarimo'tkazgich texnologiyasining uzluksiz rivojlanishi va qayta ishlash hajmini qisqartirishi bilan, qurilma tuzilishi va protsess parametrlarining taqsimlanishining elektr parametrlari to'g'ridan-to'g'ri qurilma mos kelmasligi va rentabellikni pasayishiga olib keladi. Shuning uchun, jarayon parametrlarining taqsimlanishiga sabab bo'ladigan komponentning mos kelmasligi tartibni loyihalash jarayonida e'tiborga olish kerak bo'lgan omil hisoblanadi. Ushbu maqola analog kontaktlarning zanglashiga olib konstruktsiyasini loyihalashtirish qoidalarini ishlab chiqadi va transistorlar, rezistorlar va kondansatkichlar kabi analog elementlar dizaynidagi o'xshash elementlarning qobiliyatlari va usullariga e'tibor beradi.


1. Asosiy qurilma rejasi mosligini loyihalashtirish usuli

CMOS analog davri, asosan juda nozik kuchlanish va oqim signallarini ishlab chiqaradi. Ushbu analog davrlarda yuqori voltaj va katta oqim signallari mavjud. Ba'zi sezgir signallarga ba'zi shovqin manbalarining ta'siri elektron dizayni kalitidir. Shu bilan birga, chuqur submikron jarayoniga kirgandan so'ng, past voltaj, kichik oqim va yuqori tezlikka yo'naltirilgan bir necha analog davralar rivojlanmoqda. Shuning uchun analog tartibli simulyatsiyaga mos keladigan aniq tartibni chizish juda muhim ahamiyat kasb etadi. Ushbu maqolada asosan analog quvur, mos naychalari, qarshilik va analog regeneratsion konstruktsiyaning konstruktsiyadagi quvvati qo'llaniladi.


1.1 Qurilma tartibini moslash

Uyg'unlik qoidalari layoqat muhandislariga analog davrlarda transistorlar aniqligi va uzunligi, aniq qarshilik va kattalashtirish qadriyatlariga ega bo'lishiga yordam beradi, shuning uchun analog simlarning chipi juda yaxshi funktsiyaga ega.


1.1.1. Tartiblash qoidasi

Analog reja laynerining shakli va yo'nalishi bo'yicha mos keladigan qoidalar bir xil va ayrim sezgir asboblarning joylashuvi tartibni moslash qoidalariga ham rioya qilishi kerak. Odatda, komponentlarni moslashtirishning dizayn texnikasi quyidagi jihatlarda ko'rib chiqilishi kerak:

(1) Element hajmi: kichik o'lchamli qurilmaning usulsüzlüğü, qurilmaning sapmasına olib keladi. Kattalashtirishni oshirish ikki taalukli element orasida mos keladigan ulushni oshirishi mumkin. Ammo kattaligi juda katta bo'lsa, parazitar quvvatsizlik kabi parazit ta'sirini oshiradi.

(2) Yo'nalish: oqsoqollar jarayonining farqi (diffuziya gradyani, harorat gradyani, qon to'kilishiga mos kelmasligi va boshqalar) qurilmani moslashishiga olib keladi. Komponent yopiq va yo'nalish izchil bo'lsa, oqsoqollar xato xatolari sababli mos kelmasligi kamayishi mumkin. Eng yaxshi mos keladigan elementlar bir xil shakliga, bir xil o'lchamga, mahkamroq va bir xil yo'nalishga ega bo'lishi kerak.

(3) Harorat: chiplardagi kuch-tarqatish elementlarining mavjudligi tarkibiy qismlarning mos kelmasligiga olib keladi, chunki katta rezistorlar yoki yirik o'lchamli qurilmalarning kuch tarqalishi chipda temperatura gradyanlariga olib keladi. Misol uchun, yuqori quvvatli qurilmaning ulanish harorati boshqa qurilmalardan bir necha daraja yuqori bo'ladi va bipolyar tranzistorning teskari to'yingan oqimi katta darajada haroratga bog'liq. Shuning uchun, tartibni loyihalashda mos keladigan qurilmalar issiqlik manbaiga teng bo'lishi kerak, ayniqsa ajratilgan asosiy elementlar uchun, masalan, differentsial tushirish quvurlari.

(4) Kontakt delikli pozitsiyasi: Ba'zan, qurilma bilan aloqa teshik holati, rasmda ko'rsatilgandek, qarshilik chidamli bo'lib, ishlov berish sathidan tejamkorlik teshigi shiddat bilan o'zgarganda, qarshilik ortishi, boshqa qarshilik qarshilikning ushbu turini ishlatmaslik uchun dizayndagi farqning ikki qarshiligi bilan mos keladigan o'zgaruvchan natijaga olib keladi.

1.jpg

(5) Metall tel: intermediate jarayonning chetga chiqishini kamaytirish uchun yorug'likni aks ettirish va diffraktsiyasini hisobga olib, asosiy ko'rsatkichlar atrofidagi vaziyat ta'sirchan ta'sir ko'rsatadigan asosiy grafikalar hajmini oldini olish uchun taxminiy teng bo'lishi kerak.


Masalan, tranzistorda faol eshik zonasi bo'ylab metall simlarni yo'l qo'ymaslik uchun yuqori moslik aniqligi talab etiladi; tranzistorning mos keladigan aniqligi bilan yetarlicha yuqori emas, balki (virtual) simni qo'shish kerakligi, shuning uchun kanal bo'ylab bir xil uzunlikdagi sim bir xil joydan har bir taalukli qator qismida bo'lishi kerak.