Bosh sahifa > Ko'rgazma > Kontent

Maydoni dasturlashtirilgan darvoza arsifi

Mar 11, 2019

Mantiqiy bloklar

Mantiqiy hujayraning soddalashtirilgan namunasi (LUT - Qidiruv stoli, FA - To'liq o'lchovli, DFF - D-tipli flip-flop)

Eng keng tarqalgan FPGA arxitekturasi mantiqiy bloklar majmuidan, [1-ilova] I / U yostig'i va marshrutlash kanallaridan iborat. Odatda, barcha marshrutlash kanallari bir xil kenglikka (simlar soni) ega. Bir nechta I / U o'tiradigan joylar bir satr balandligida yoki qatordagi bitta ustunning kengligiga mos kelishi mumkin.


Ilovani yopish uchun kerakli manbaga ega bo'lgan FPGA-ga xaritani kiritish kerak. Kerakli CLBs / LABs va I / O'larning soni dizayndan osongina aniqlansa-da, kerakli marshrutlash yo'llari soni bir xil miqdordagi mantiqqa ega bo'lgan dizaynlarda ham sezilarli darajada farq qilishi mumkin.


Misol uchun, crossbar kaliti bir xil eshik hisobiga ega bo'lgan sistolik qatorga qaraganda ko'proq yo'nalishni talab qiladi. Foydalanilmay qoladigan marshrutlash izlari hech qanday foyda bermasdan qismning narxini oshiradi (va ish faoliyatini qisqartiradi), FPGA ishlab chiqaruvchilari izlanish jadvallari (LUTs) va I / O'lar uchun mos keladigan ko'plab dizaynlashtirilgan bo'lishi uchun etarlicha izlarni berishga harakat qiladilar. yo'naltirildi. Bu Rent ijodidan yoki mavjud dizaynlar bilan tajribalar natijasida olingan baholar bilan belgilanadi. 2018 yildan boshlab marshrutlash va ulanish uchun tarmoqdagi chiplar arxitekturasi ishlab chiqilmoqda.


Odatda, mantiqiy blok bir necha mantiqiy hujayradan iborat (ALM, LE, tilim va hk). Tipik hujayra yuqorida ko'rsatilgandek, 4 o'lchovli LUT (vaqt oralig'i?), To'liq qabul qiluvchi (FA) va D-turi flip-flopdan iborat. LUTlar bu raqam ikkita 3-kirish LUTsga bo'linadi. Oddiy rejimda ular chap multiplekser (mux) orqali 4-kirishli LUTga biriktiriladi. Arifmetik rejimda ularning chiqishi katakchaga beriladi. Tartibni tanlash o'rta MUXga dasturlashtiriladi. Chiqish, masalan, o'ng tomonga programlamas─▒na qarab, sinxronlash yoki asenkron bo'lishi mumkin. Amalda, bo'shliqni tejash uchun butunlay yoki uning qismlari LUT-larga vazifalar sifatida saqlanadi.


Qattiq bloklar

Zamonaviy FPGA oilalari yuqorida ko'rsatilgan imkoniyatlardan foydalanib, kremniyda yuqori darajadagi funktsionallikni o'z ichiga oladi. Elektronga o'rnatilgan bu umumiy funktsiyalarga ega bo'lish talab qilinadigan maydonni pasaytiradi va bu funktsiyalarni mantiqiy ibtidoiyliklardan ko'ra tezlashtiradi. Bunga misollarni ko'paytmalarni, umumiy DSP bloklarini, ko'milgan protsessorlarni, yuqori tezlikda I / U mantig'ini va ko'milgan xotiralarni kiritish mumkin.


Yuqori darajali FPGA-larda yuqori tezlikli ko'p gigabitli transduserlar va protsessor yadrolari, Ethernetdan foydalanishni boshqarish tizimlari, PCI / PCI Express kontrollerlari va tashqi xotira tekshirgichlari kabi qattiq IP yadrosi bo'lishi mumkin. Ushbu yadrolar programlanadigan mato bilan bir qatorda mavjud bo'lib, ular LUTs o'rniga tranzistorlar tashqarisida mavjud bo'lib, ular ASIC darajasida ishlash va quvvat sarfiga ega bo'lib, mato resurslarining katta miqdorini iste'mol qilmasdan, matoning ko'proq qismini dasturga xos mantiqdan mahrum qiladilar. Ko'p gigabit transshiterlar shuningdek, yuqori tezlikda ishlaydigan analogli kirish va chiqish devirlarini o'z ichiga oladi. Yuqori tezlikli serializers va sterilizatsiya vositalaridan tashqari, LUT-lardan qurib bo'lmaydi. FPGA ga qarab yuqori darajadagi PHY [aniqlash kerak] qavat funktsiyalari, masalan, chiziqli kodlash serializers va sterilizatsiya vositalaridan tashqari qattiq mantiqda qo'llanilishi mumkin yoki bo'lmasligi mumkin.


Soatlar

FPGA ning ichki qismida qurilgan devorlarning ko'pchiligi soat signalini talab qiladigan sinxron sxema. FPGA'lar o'z vaqtida ishlaydigan global va mintaqaviy marshrutizatsiya tarmoqlarini o'z ichiga oladi va minimal shovqin bilan etkazilishi mumkin. Bundan tashqari, FPGA larda odatda yangi soat chastotalarini sintezlash va titrlashni kamaytirish uchun analog faza-blokirovka qilingan va / yoki kechikkan qulflangan pastadir komponentlari mavjud. Kompleks dizaynlar turli chastota va o'zgarishlar munosabatlariga ega bo'lgan bir nechta soatlardan foydalanishi mumkin. Ushbu soat signallari mahalliy sifatida osilator tomonidan yaratilishi mumkin yoki ular yuqori tezlikli ketma-ket ma'lumotlar oqimidan tiklanishi mumkin. Metastabiluvchanlikni oldini olish uchun soat domeniga o'tish devorini qurishda ehtiyot bo'lish kerak. FPGA larda ko'pincha turli xil soatli domenlarni bir-biriga bog'laydigan bino FIFO'lari va ikkilamchi port tamponlar qurilishida yordam berish uchun turli vaqtli er-xotin portli RAM sifatida ishlaydigan blok RAM mavjud.


3D me'morchiligi

FPGA-larning hajmini va quvvat sarfini qisqartirish uchun Tabula va Xilinx kabi sotuvchilar 3D yoki ketma-ket arxitekturalarni kiritdilar. Xilinx o'zining 28 nm 7 seriyali FPGAsni joriy qilganidan so'ng, FPGA mahsulot liniyalaridagi bir nechta eng zich zaxarli qismlarni bir to'plamda bir nechta izlar yordamida qurish, 3D qurilishi va stacked-die assemblies uchun ishlab chiqilgan texnologiyani qo'llashini aytdi.


Xilinxning yondashuvi bir necha (uchta yoki to'rtta) faol FPGA ning silikon interpozerida yonma-yon qoldiqlari - passiv aloqani olib boruvchi bitta silikon bo'lagi. Ko'p to'qima qurilishi FPGA ning turli qismlarini turli jarayon texnologiyalari bilan yaratishga imkon beradi, chunki jarayon talablari FPGA matoining o'zi va yuqori tezlikli 28 Gbit / s ketma-ket uzatgichlar orasida farq qiladi. Shu tarzda qurilgan FPGAga heterogen FPGA deb ataladi.


Altera ning heterojen yondashuvi Intelning o'rnatilgan ko'p dafnli interkontinali ko'prigi (EMIB) texnologiyasidan foydalangan holda yagona monolitik FPGA qoldiqlaridan foydalanish va boshqa o'liklarni / texnologiyalarni FPGA ga ulashni o'z ichiga oladi.